• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一种测试半导体器件的全集成板卡，包括母板，所述的母板上设置有大电流功率子板以及高压子板，母板通过总线接口与机器标准的背板连接通讯，母板通过输出接口将半导体器件所需要的测试信号输出；所述的大电流功率子板上集成设置有多路功率驱动模块，每路功率驱动模块都能够设置为电流源或电压源，并且通过切换开关切换参考端的连接点能够实现差分电压加载与测量；所述的高压子板受控输出正高压电压或负高压电压并能够独立进行测量。本实用新型提高了设备的集成度，在生产测试过程中对操作人员的要求较低，同时又能非常灵活的切换电路，完成非标准的测试回路，解决了多站测试的难题。
    公开号:CN214335133U
    申请号:CN202120199612.3U
    申请日:2021-01-25
    公开日:2021-10-01
    发明作者:王煜
    申请人:Shaanxi Sanhai Test Technology Development Co ltd；
    IPC主号:G01R31-26
    专利说明:
    [n0001] 本实用新型涉及半导体器件测试领域，具体涉及一种测试半导体器件的全集成板卡。
    [n0002] 针对二极管、三极管、场效应管、晶闸管、IGBT等分立半导体器件，具有需求量大且单价低的问题，生产中的测试环节包含晶圆测试(CP)和成品测试(FT)。对测试环节的首要要求就是高效率。半导体器件的外部结构简单，一般只有2-3个有效引脚。但测试要求电压电流覆盖范围极大，电流覆盖范围从几安到上百安，电压范围从几伏到上千伏，另外半导体器件的某些参数测试经常需要构建专用的闭环回路，各测试回路还需要互相避免影响。
    [n0003] 现有的半导体器件测试方案一般采用几种专用板卡与切换盒结合的方式完成一个器件的测试。一般整套板卡包括2组大电流VI(电压电流源)源板、1组高电压VI源板、测量单元板、切换以及闭环回路控制盒等。由整套板卡与CPU、背板等整合为一个测试机，或由2套以上的板卡与CPU、背板整合为一个多站(SITE)测试机，鉴于板卡数量不能太多，一般最多整合到2个SITE。当需求同时测试多颗器件时，通过继电器切换矩阵，用乒乓切换的方式轮流测试各个器件。这样的方式并不能达到真正并行测试多颗器件，对于测试效率的提升有限制。而关于无法做到多SITE真并行的一个主要原因，就是测试一个器件需求的板卡多而且不是一个种类，不易实现任意组合和互换。如图1所示的就是一种现有的半导体器件测试系统的结构图，现有的半导体器件测试系统可以做到2SITE并行测试，也可以做到4SITE的乒乓测试，实际的板卡已经占满一个机柜了，却只能满足2-4SITE的并行测试。这种测试方案需要切换模组(MUX)和外置测试头(TEST HEAD)，连线复杂，易用性较差。图2所示的是另一种实现多SITE测试的方案，配置绑定的很死板，几乎不能变化；另外，软件需要根据这种配置定制。这种配置方案是用一套高压VI源，多套大电流VI源合并组成的系统，高压源只能共用，势必影响测试效率和方案的灵活性。这种测试方案需要很多测试头(DC BOX)，外部连线非常麻烦，没有什么灵活性。如果有一种专门测试半导体的集成化板卡，就可以设计自由的全并行的多SITE方案，可以做到易用、灵活、高效率的并行测试。
    [n0004] 本实用新型的目的在于针对上述现有技术中半导体器件多SITE测试时操作不便以及测试装置结构复杂的问题，提供一种测试半导体器件的全集成板卡，提高测试效率，使用灵活。
    [n0005] 为了实现上述目的，本实用新型有如下的技术方案：
    [n0006] 一种测试半导体器件的全集成板卡，包括母板，母板上设置有大电流功率子板以及高压子板，母板通过总线接口与机器标准的背板连接通讯，母板通过输出接口将半导体器件所需要的测试信号输出；所述的大电流功率子板上集成设置有多路功率驱动模块，每路功率驱动模块都能够设置为电流源或电压源，并且通过切换开关切换参考端的连接点能够实现差分电压加载与测量；所述的高压子板受控输出正高压电压或负高压电压并能够独立进行测量。
    [n0007] 所述的母板为6U板，总线接口与输出接口设置在母板的尾端，母板的前端设置面板。
    [n0008] 所述的母板上设置有与大电流功率子板相连的低压储能电源；低压储能电源提供整板所需的低压电源和大电流储能电源，其中低压电源包括正负52V电源、正负15V电源以及正5V电源，大电流储能电源为能够提供100A 2ms方波冲击电流的正负50V电容储能电源。
    [n0009] 所述母板上设有与高压子板相连的高压电源，高压电源提供测试所需的正负1200V电源。
    [n0010] 所述的大电流功率子板与切换开关采用叠层结构设置在母板上，切换开关布置在下层。
    [n0011] 所述的母板上设置有与高压子板相连的高压开关和控制回路，高压子板与高压开关和控制回路采用叠层结构设置在母板上，高压开关和控制回路布置在下层。
    [n0012] 所述的母板上设置有接口及控制回路，通讯信号通过接口及控制回路对大电流功率子板所提供的大电流和高压子板提供的高电压进行控制。
    [n0013] 所述的输出接口包括Force和Sense信号输出、地和地Sense信号输出、多路继电器驱动位输出以及电源输出。
    [n0014] 相较于现有技术，本实用新型具有如下的有益效果：将多路大电流VI源、一路正负高压源、独立的测量单元和多个切换开关集成在一片板卡上。通过开关和时序的设置，能够测试半导体器件的各种直流参数，测试效率很高，耗费的非测试准备时间少。通过高效设计，将高压、大电流加载和小电压、小电流测量同时集成在一片板卡上，提高了集成度，解决了多站(SITE)测试的难题。该板卡能够根据用户对成本和效率的需求，配置成任意SITE并行测试，而且随时可以低成本的更改方案。本实用新型提高了设备的集成度，在生产测试过程中对操作人员的要求较低，同时又能非常灵活的切换电路，完成非标准的测试回路，在扩展性上通过简单灵活的增加集成单元板的数量来实现现有方案难以实现的任意多站测试。
    [n0015] 进一步的，本实用新型由一套电源和储能元件供电的多路大电流VI源，能够设置任意两个输出点的差分电压；其采样线(sense)和加载线(force)都可以独立操作。因此，通过改变切换开关可以实现各种测试回路，因为切换的自由度很大，很容易实现非标准的测试回路。
    [n0016] 图1第一种现有的半导体器件测试系统实现多SITE测试的结构图；
    [n0017] 图2第二种现有的半导体器件测试系统实现多SITE测试的结构图；
    [n0018] 图3使用本实用新型全集成板卡实现多SITE测试的结构图；
    [n0019] 图4本实用新型全集成板卡的部件布置示意图；
    [n0020] 图5本实用新型控制继电器切换及所需电压电流参数的设置界面图；
    [n0021] 图6本实用新型实施例1用于接触(Kelvin)测试的设置界面图；
    [n0022] 图7本实用新型实施例2用于导通电阻(Rdson)测试的设置界面图；
    [n0023] 图8本实用新型实施例3用于漏电流(Idss)测试的设置界面图；
    [n0024] 图9本实用新型实施例4用于漏电流(Idss)测试的设置界面图；
    [n0025] 图10本实用新型实施例5用于导纳(Gfs)测试的设置界面图；
    [n0026] 图11本实用新型实施例6用于开启电压(Vth)测试的设置界面图；
    [n0027] 图12本实用新型实施例7用于击穿电压(Vdss)测试的设置界面图；
    [n0028] 附图中：1-母板；2-大电流功率子板；3-高压子板；4-总线接口；5-输出接口；6-面板；7-低压储能电源；8-切换开关；9-高压开关和控制回路；10-接口及控制回路；11-高压电源；12-输出子板。
    [n0029] 下面结合附图对本实用新型做进一步的详细说明。
    [n0030] 参见图3，本实用新型的实施例将3路大电流VI源、1路高压VI源、测试半导体器件的测试回路集成到一片板卡上，在一片板卡上就可以构建各种测试回路，完成器件的所有直流参数测试。此外，可以根据生产需求增加或减少集成板卡的数量做到真正的多SITE并测。
    [n0031] 本实用新型实施例的3路大电流VI源使用一套电源，包括控制电源和储能大电流脉冲电源，可以缩减电源的功率和体积。3路大电流VI源并非标准的VI源，其与切换回路集成在一起，可以实现基本的VI加载正负电流、加载正负电压等功能外，还可以通过切换参考端的连接点，实现加载差分电压的功能。另外，3路大电流VI源的电压测量与加载完全分开，可以独立实现任意两个端点的差分电压测量。本实用新型的高压VI源可以产生和测量小电流高压信号，用于测试半导体器件的漏电及击穿等相关参数。高压VI源只有一组正负VI源，其电压电流加载、测量是独立的。当使用低压回路测试时，高压回路的输出开关时断开的。当使用到高压回路时，对应的低压部分的大电流开关是断开的。
    [n0032] 本实用新型的板卡上有高压、有大电流，板上功能多、器件多；因此要考虑足够的布线间距、线宽。因为有精密小电流测试要求，还要考虑干扰、屏蔽等问题。该板卡采用叠层结构，母板为6U大板，上面附加了3种子板：分别是大电流功率子板、高压子板以及输出子板。3路大电流VI源的机械开关和档位开关在母板上，其位置就近位于大电流功率子板下。高压源的控制采样回路、机械开关和档位开关在母板上，就近位于高压源功率子板下。
    [n0033] 参见图4，本实用新型提出的一种测试半导体器件的全集成板卡包括：
    [n0034] 低压储能电源7：设置在母板1上，提供整板所需的低压电源和大电流储能电源。其中低压电源包括：正负52V电源、正负15V电源和正5V电源。大电流储能电源为可提供100A2ms电流的正负50V电容储能电源。高压电源11：设置在母板1上，提供高压测试回路所需的正负1200V电源。总线接口4：设置在母板1上，与机器标准的背板连接，使板卡可以与计算机按照既定协议高速通讯。接口及控制回路10：设置在母板1上，包含总线接口回路、控制单元、4路高精度DA及放大电路、2路高精度高速AD及信号调理回路、采样开关回路、继电器驱动回路等。大电流功率子板2：设置三路大功率驱动，每路都可以设置为电流源和电压源。设置为电压源时还可灵活的设置任意两端的差分电压。因为储能电源只能够供应100A2ms的能量，所以该子板无需过大的散热器，受体积限制，该子板的电流档位切换开关8布置于该子板下方，该子板还有完整的两套采样回路，可以采样任意通道的电流和任意两个端点之间的电压。档位开关8：为大电流功率子板2的配套部件。高压子板3：受控输出正高压电压和负高压电压。高压开关和控制电路9：控制高压子板3输出设定的电压、电流；采样电压、电流；切换档位；切换采样点。输出子板12：输出子板12一般为滤波输入输出板，也可以根据需求配置为特殊功能板卡，其上有足够的继电器驱动位，还有与控制回路连接的控制接口。输出接口5：包含3路Force信号和3路Sense信号输出，包含地和地Sense信号输出；还包含多路继电器驱动位和电源。一般能够满足一个半导体器件的所有连接。
    [n0035] 本实用新型的全集成板卡通过总线接口与PC机进行程序和数据的通信，通讯信号通过接口及控制回路对低压储能电源经大电流功率子板所提供的大电流，以及高电压源提供的高电压进行控制，被控的电压电流通过输出子板和输出接口输出。
    [n0036] 参见图6，使用本实用新型进行接触(Kelvin)测试：
    [n0037] 在半导体测试的过程中使用的是Kelvin测试方法，在测试进行之前首先对测试回路的接触进行检查，即首先进行Kelvin接触测试，确保测试回路的接触正常。
    [n0038] 测试A路的Kelvin接触，首先在SET1给A路的Sense端口100mA的电流输出(继电器K41、K48、K50、K52)，Force接地(K54)，然后测量Sense端和地之间的压降(K13、K24、K4)。测试结果在0.1V左右，Kelvin测试通过。
    [n0039] 同理进行B路和C路的Kelvin接触测试，完成Kelvin接触测试检查电路接触。
    [n0040] 参见图7，使用本实用新型进行导通电阻(Rdson)测试：
    [n0041] 如图下所示，在Vgs端加上10V电压、Id加4.8A的电流的条件下测试Rdson，即漏极源极之间的导通电阻。
    [n0042] 首先对栅极(A路)预置10V的电压使MOS管处于导通状态(K41、K47、K50、K52)，再对源极(C路)加上反向4.8A的电流(K73、K78、K79、K82)，测量源极和漏极之间的导通电压Vsg(K67、K15、K22)。由Rdson的公式Vsg/Id可得到导通电阻Rdson的测量值。
    [n0043] 参见图8，使用本实用新型进行漏电流(Idss)测试：
    [n0044] 在漏极和源极之间加20V电压的条件下，测量漏源之间的漏电流Idss。
    [n0045] 将栅极G和源极S短接(K37、K39)，在漏极D加电压20V(K57、K63、K65、K67)，最后测量漏源之间的漏电流(K3)。
    [n0046] 参见图9，使用本实用新型进行漏电流(Igss)测试：
    [n0047] 当栅极和源极之间的电压为20V的条件下测量栅极和源极之间的漏电Igss。
    [n0048] 将漏极和源极短接(K38、K39)，源极加上-20V的电压(K73、K78、K80、K82)，最后测量栅极的漏电(K1、K51、K53)。
    [n0049] 参见图10，使用本实用新型进行导纳(Gfs)测试：
    [n0050] 在漏极D和源极S之间的电流为4.8A，电压为10V的条件下测量导纳Gfs。
    [n0051] 首先在源极S加载反向的4.8A的电流(K73、K78、K79、K82)，在漏极D预置10V的电压(K57、K63、K64、K67)，最后测量栅极G和源极S之间的电压(K4、K13、K23、K52)。由公式可得到MOS管的导纳Gfs。
    [n0052] 参见图11，使用本实用新型进行开启电压(Vth)测试：
    [n0053] 在漏极D电流Id＝0.25mA的条件下测试开启电压Vth。
    [n0054] 首先将栅极G和漏极D短接后接地(K37、K38、K84)，在漏极D加0.25mA的电流(K57、K63、K65、K67)，最后测量Vthds(K4、K14、K23、K82)。
    [n0055] 参见图12，使用本实用新型进行击穿电压(Vdss)测试：
    [n0056] 在Vgs＝0V，Id＝0.25mA的条件下测试击穿电压Vdss。
    [n0057] 首先将栅极G和源极S短接(K37、K39)，给源极加反向电流-0.25mA(K30、K33、K36)，测试的Vdss击穿电压结果为MEAS1减去电阻上的压降(K5)。
    [n0058] 以上所述的仅仅是本实用新型的较佳实施例，并不用以对本实用新型进行任何限制，本领域技术人员应当理解的是，在不脱离本实用新型精神和原则的前提下，该技术方案还可以进行若干简单的修改和替换，这些修改和替换也均属于权利要求书所涵盖的保护范围之内。
    权利要求:
    Claims (8)
    [0001] 1.一种测试半导体器件的全集成板卡，其特征在于：包括母板(1)，所述的母板(1)上设置有大电流功率子板(2)以及高压子板(3)，母板(1)通过总线接口(4)与机器标准的背板连接通讯，母板(1)通过输出接口(5)将半导体器件所需要的测试信号输出；所述的大电流功率子板(2)上集成设置有多路功率驱动模块，每路功率驱动模块都能够设置为电流源或电压源，并且通过切换开关(8)切换参考端的连接点能够实现差分电压加载与测量；所述的高压子板(3)受控输出正高压电压或负高压电压并能够独立进行测量。
    [0002] 2.根据权利要求1所述测试半导体器件的全集成板卡，其特征在于：母板(1)为6U板，总线接口(4)与输出接口(5)设置在母板(1)的尾端，母板(1)的前端设置面板(6)。
    [0003] 3.根据权利要求1所述测试半导体器件的全集成板卡，其特征在于：所述的母板(1)上设置有与大电流功率子板(2)相连的低压储能电源(7)；低压储能电源(7)提供整板所需的低压电源和大电流储能电源，其中低压电源包括正负52V电源、正负15V电源以及正5V电源，大电流储能电源为能够提供100A 2ms方波冲击电流的正负50V电容储能电源。
    [0004] 4.根据权利要求1所述测试半导体器件的全集成板卡，其特征在于：所述母板(1)上设有与高压子板(3)相连的高压电源(11)，高压电源(11)提供测试所需的正负1200V电源。
    [0005] 5.根据权利要求1所述测试半导体器件的全集成板卡，其特征在于：所述的大电流功率子板(2)与切换开关(8)采用叠层结构设置在母板(1)上，切换开关(8)布置在下层。
    [0006] 6.根据权利要求1所述测试半导体器件的全集成板卡，其特征在于：所述的母板(1)上设置有与高压子板(3)相连的高压开关和控制回路(9)，高压子板(3)与高压开关和控制回路(9)采用叠层结构设置在母板(1)上，高压开关和控制回路(9)布置在下层。
    [0007] 7.根据权利要求1所述测试半导体器件的全集成板卡，其特征在于：所述的母板(1)上设置有接口及控制回路(10)，通讯信号通过接口及控制回路(10)对大电流功率子板(2)所提供的大电流和高压子板(3)提供的高电压进行控制。
    [0008] 8.根据权利要求1所述测试半导体器件的全集成板卡，其特征在于：输出接口(5)包括Force和Sense信号输出、地和地Sense信号输出、多路继电器驱动位输出以及电源输出。
    类似技术:
    公开号 | 公开日 | 专利标题
    CN101416067A|2009-04-22|使用标准可重新配置逻辑器件对ic或电模块的低成本测试
    US8872534B2|2014-10-28|Method and apparatus for testing devices using serially controlled intelligent switches
    CN103558495A|2014-02-05|一种多通道线路通断检测装置
    US20090063085A1|2009-03-05|Pmu testing via a pe stage
    JPH05256911A|1993-10-08|集積回路の入力および出力の電気パラメータの試験方法
    CN214335133U|2021-10-01|一种测试半导体器件的全集成板卡
    US7378835B2|2008-05-27|Interleaved differential multiplexer
    CN202548256U|2012-11-21|短路测试装置
    CN109616061A|2019-04-12|源极驱动芯片保护电路、显示面板驱动电路和显示装置
    CN109490763A|2019-03-19|一种继电器单板通用测试装置及测试方法
    US8823403B2|2014-09-02|Load circuit for testing USB ports
    CN107860949A|2018-03-30|一种便捷的PXIe模块调试工装
    CN210982607U|2020-07-10|一种光发射组件直流电压和电阻测试系统
    CN110780183A|2020-02-11|一种用于jtag边界扫描测试的接口电路
    US4704551A|1987-11-03|Low voltage/high voltage field effect transistor | switching circuit for printed circuit board tester
    CN204758738U|2015-11-11|一种基于树莓派的自动开短路测试装置
    CN203165314U|2013-08-28|基于无线通讯的电路故障设置装置
    CN214335032U|2021-10-01|一种程控复合电压电流源电路
    US20090058466A1|2009-03-05|Differential pair circuit
    CN209895333U|2020-01-03|服务器硬盘背板电源测试装置
    CN214750675U|2021-11-16|一种输出emc板的测试装置
    CN211741491U|2020-10-23|嵌入式系统、调试接口模块以及集成电路模块
    CN207764323U|2018-08-24|移动实验室
    CN214335145U|2021-10-01|一种资源板插箱及模拟集成电路测试设备
    US7480583B2|2009-01-20|Methods and apparatus for testing a circuit
    同族专利:
    公开号 | 公开日
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2021-10-01| GR01| Patent grant|
    2021-10-01| GR01| Patent grant|
    优先权:
    申请号 | 申请日 | 专利标题
    CN202120199612.3U|CN214335133U|2021-01-25|2021-01-25|一种测试半导体器件的全集成板卡|CN202120199612.3U| CN214335133U|2021-01-25|2021-01-25|一种测试半导体器件的全集成板卡|
    [返回顶部]